513-BCBD-A2E-40
513-BCBD-A2F-40
513-BCBD-A2F-40-9008-TB12
513-BCBD-A2F-40-908
513-BCBD-A2J-13-40
513-BCBD-EC1B-41
513-BCBD-EC2A-1-41
513-BCBD-XXX-41
513-BCBJ-41-901
513-BCC-1-4RG-6P-40
513-BCC-3-4G-40
513-BCCD-A2F-40
513-BCCD-XXX-35-98
513-BCCD-XXX-38-9008-TB12
513-BFA-1-4RG-21-38
513-BFA-3-4R-6P-40
513-BFA-40
513-BFB-1-41
513-BFB-1-4R-6P-35
513-BFB-1-4RG-21-38
513-BFB-1-4RG-21-40
513-BFB-1-5R-6P-40
513-BFB-1-6P-17-40-TB6
513-BFB-1-6P-41-90
513-BFB-1E-6P-40
513-BFB-3-4G-6P-40
513-BFB-3-4R-6XP-38
513-BFB-3-5R-6P-38-901
SoC設計基礎架構一直是IC產(chǎn)業(yè)的經(jīng)典。因此，從SoC生產(chǎn)轉(zhuǎn)向多芯片策略，成為讓大多數(shù)公司望而生畏的一大挑戰(zhàn)，因為他們長期依賴且熟悉支持SoC設計流程的現(xiàn)有龐大基礎架構。SoC的設計和驗證流程業(yè)已建立，而且也已經(jīng)被設計師使用了數(shù)十年。針對某個工藝節(jié)點，代工廠提供了一套設計規(guī)則，SoC設計人員必須嚴格遵循這些規(guī)則，以確保代工廠正確地制造SoC。電子設計自動化(EDA)公司開發(fā)自動化流程，用于協(xié)助設計人員分析SoC設計，以進行實體驗證、連接性檢查、寄生組件參數(shù)擷取，以及布局后硬件仿真等。
相較于在PDK和自動化EDA流程中提供既有且經(jīng)驗證的SoC基礎設施，目前還沒有為多芯片工藝提供類似的標準化產(chǎn)業(yè)安全網(wǎng)絡。大多數(shù)的封裝設計仍處于手動組裝階段。除了描述預期設計規(guī)則的文本文檔案之外，封裝設計和驗證流程通常幾乎少有封裝設計附帶形式簽核要求。因此，用于封裝設計和驗證的EDA工具功能通常也更加簡單。如果少了支持和驗證的自動化設計流程協(xié)助，許多傳統(tǒng)的SoC設計公司應該都不愿意將3D IC市場視為可行的商業(yè)選擇
